



چهارمین کنفرانس ملی مهندسی برق ایران - دانشگاه آزاد اسلامی واحد نجف‌آباد - ۸ و ۹ اسفند ۱۳۹۶

## طراحی مدار مقایسه گر با توان مصرفی پایین و سرعت بالا با استفاده از فناوری FINFET 65nm

نوید سبزواری<sup>(۱)</sup>، محمد رضا یوسفی نجف آبادی<sup>(۲)</sup>

<sup>(۱)</sup> دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

<sup>(۲)</sup> مرکز تحقیقاتی ریزشبکه‌های هوشمند، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

navid.Sabzevari@gmail.com<sup>(۱)</sup>, mr.yousefi@ieee.org<sup>(۲)</sup>


**چکیده:** امروزه نیاز به مدارات تبدیل آنالوگ به دیجیتال با سرعت بالا و مصرف توان پایین ما را به سمت طراحی مدار مقایسه گر دینامیک با ماکزیمم سرعت و کمترین توان مصرفی سوق می دهد. نیاز به سرعت بالا و توان مصرفی پایین از یک سو و از طرفی فضای اشغالی کمتر و اندازه مدار نیز بسیار مهم است. طراحی مدار با تکنولوژی FINFET علاوه بر این که طراحی را در اندازه کوچک مقدر می سازد، باعث می شود تا با استفاده مناسب از قابلیت های این تکنولوژی و ساختار آن بتوان تأخیر در مدار را کم و سرعت آن را بالا برد و همچنین توان مصرفی را نیز به صورت چشمگیری کاهش داد. در این طراحی در ولتاژ 0.8v تأخیر مدار 346ps و توان مصرفی آن 13.1uw اندازه گیری شده است.

**کلمات کلیدی:** تکنولوژی FINFET، مقایسه گر، توان مصرفی پایین، تأخیر کم، سرعت بالا

### ۱-مقدمه

به کار گرفته می شود از جمله تکنیک های supply boosting، [۲] و یا تکنیک body driven [۳]، [۴] و یا current mode، مورد استفاده قرار می گیرد. برای این که بتوان سرعت را بالا برد، باید تأخیر در مدار را کاهش داد ولی با انجام این کار به طور معمول توان مصرفی ما نیز افزایش پیدا می کند. در این طراحی سعی شده که با کاهش تأخیر و افزایش سرعت، توان مصرفی مدار را نیز کاهش دهیم. در مدار های مقایسه گر پیشین، توان مصرفی پایین با ولتاژ پایین طراحی شده است اما تأخیر آن ها زیاد است، اما با طراحی جدید در این مقاله و استفاده مناسب در آن، توان مصرفی نیز همراه با تأخیر

یکی از مهمترین بلوک های مدارهای تبدیل آنالوگ به دیجیتال (ADCs)، مقایسه گر ها هستند که نیازمند سرعت بالا و توان مصرفی پایین با داشتن حداقل فضای اشغالی می باشند. در طراحی های سابق برای بدست آوردن سرعت بالا تر نیاز به ولتاژ بالاتر بود و از این رو با این اعمال ولتاژ بیشتر، مصرف توان بیشتر را خواهیم داشت. فضای اشغالی بیشتری نیز برای طراحی مدار نیاز خواهد بود. انجام عملیات مقایسه در ولتاژ پایین و در محدوده ولتاژ مود مشترک [۱]، امری بسیار مهم در ساختار مقایسه گر ها و مبدل های آنالوگ به دیجیتال است. تکنیک های زیادی در طراحی این گونه مدار ها



شکل ۱: مدار مقایسه گر دینامیک پیشین

## ۲-۲-۲ مقایسه گر دینامیک ۱ (double-tail)

مدار شکل (۲)، [۶] که با تغییراتی در مدار شکل (۱) طراحی شده در صورتی که  $IN_N < IP_N$  باشد در نتیجه  $M_2$  جریان بیشتری نسبت به  $M_1$  دارد و نقطه  $fn$  به سمت صفر می رود و چون  $MR_2$  به  $fn$  متصل است، این ترانزیستور نیز به سمت صفر خواهد رفت و برعکس آن  $MR_1$  روشن شده و  $OUT_N$  را که به آن متصل است به سمت صفر می برد و  $OUT_P$  که به  $V_{DD}$  وصل شده و  $M_8$  و  $M_{10}$  نیز به  $OUT_N$ ، که صفر می شود در نتیجه  $M_8$  کامل روشن شده و  $OUT_P$  را به  $V_{DD}$  وصل می کند و یک می شود. باز هم مانند مدار قبل اگر  $IN_N > IP_N$  بود همه چیز برعکس اتفاق می افتد.


کم شده است که البته فضای اشغالی و اندازه نیز بسیار کوچک تر است. در ادامه چند نمونه از مدارهای پیشین طراحی شده در این زمینه که با تکنولوژی CMOS بوده بررسی می شود و مدار پیشنهادی با آن ها مقایسه می گردد.

## ۲- مقایسه گر های دینامیک

### ۲-۱- مقایسه گر دینامیک پیشین

در مدار مقایسه گر باید دو سر ورودی را با هم مقایسه کنیم، اگر ورودی مثبت بیشتر بود خروجی ما  $V_{DD}$  شود و اگر ورودی منفی ما بیشتر بود خروجی ما صفر می گردد. در این مدار که در شکل (۱) [۵]، [۱] آمده است، دو ورودی ما که ترانزیستورهای  $M_2$  (مثبت- $IP_N$ ) و  $M_1$  (منفی- $IN_N$ ) می باشند، در صورتی که CLK یک باشد، مدار دینامیک ما عمل مقایسه را انجام می دهد. اگر  $IN_N < IP_N$  باشد در نتیجه  $M_2$  روشن خواهد شد و  $M_1$  خاموش می شود. پس جریان P بیشتر از جریان N خواهد بود بنابراین جریان شاخه ی  $M_2, M_4, M_6$  بیشتر است و جریان شاخه های  $M_1, M_3, M_5$  کم می شود. با توجه به این که  $OUT_N$  به گیت  $M_4, M_6$  متصل است و  $OUT_N$  رو به کاهش است و  $M_4$  از نوع nMOS می باشد، پس رو به خاموشی می رود و  $M_6$  که از نوع pMOS است روشن می شود و به سمت  $V_{DD}$  می رود و خروجی را به  $V_{DD}$  می رساند.  $OUT_P$  به گیت  $M_5$  که از نوع pMOS است وصل شده و آن را خاموش می کند و  $M_3$  که nMOS است را روشن می کند. از  $OUT_N$  یک مسیر از  $M_3$  به  $M_1$  و  $M_{tail}$  داریم که به زمین وصل می شود، در حالتی که مقایسه انجام نمی شود و CLK صفر است و مقادیر خروجی یک می شود و اگر  $IN_N > IP_N$  بود تمام موارد فوق بالعکس اتفاق خواهد افتاد و  $V_{OUT_N} > V_{OUT_P}$  می شود.


روشن است زیرا اختلاف ولتاژ دو سر ورودی بسیار کم است، بنا براین گره fp جریان دارد و با وجود  $M_1$ ، گره fp مقاومت می کند تا به  $V_{DD}$  نرسد زیرا  $M_1$  که به زمین متصل و روشن است وصل شده است. حال دو ترانزیستور  $MSW_1$  و  $MSW_2$  را برای برطرف کردن این موضوع اضافه می کنیم. گیت  $MSW_1$  را به fn وصل کرده و چون  $MSW_1$  از نوع nMOS است و fn به سمت صفر می رود،  $MSW_1$  خاموش شده و جریان  $M_1$  را قطع می کند تا به GND وصل نشود و همینطور بالعکس برای گره fp و ترانزیستور  $MSW_2$  اتفاق می افتد.



شکل ۳: مدار مقایسه گر دینامیک ۲ (double-tail) ۱۶ ترانزیستوری

### ۳- مدار مقایسه گر پیشنهادی

در مدار مقایسه گر پیشنهادی با جایگزین کردن تکنولوژی 65nm FINFET علاوه بر تغییر اندازه




شکل ۲: مدار مقایسه گر دینامیک ۱ (double-tail)

### ۲-۳- مقایسه گر دینامیک ۲ (double-tail)

در مدار شکل (۳)، [۷] دو ترانزیستور دیگر با  $M_3$  و  $M_4$  به صورت کراس کوپل موازی شده که باعث می شود در حالت مقایسه وقتی ورودی  $IN_p$  بیشتر باشد،  $fn$  کمتر می شود و  $M_2$  به سمت روشن شدن می رود و چون به صورت کراس کوپل به ترانزیستور  $MC_1$  وصل شده است که از نوع pMOS می باشد در نتیجه این ترانزیستور روشن می شود و  $fp$  را به سمت  $V_{DD}$  می برد. این کراس کوپل باعث می شود که  $fp$  سریعتر به  $V_{DD}$  برسد و  $fn$  به صفر برود. این کراس کوپل در جهت استفاده مناسب از فیدبک مثبت به کار گرفته شده است و سرعت مدار را بالا برده است. باید مد نظر داشت که  $M_1$  همزمان با  $M_2$

گیت  $M_7$  متصل کرده تا حداکثر سرعت را بتوانیم از آن ها دریافت کنیم. با استفاده مناسب از بک گیت ها در کراس کوپل می توان هم سرعت را افزایش و هم توان مصرفی را به صورت چشمگیری کاهش داد. شکل (۴) مدار طراحی شده پیشنهادی را با تغییرات آن نشان می دهد. اتصال بک گیت ها در مدار به  $VDD$  و  $GND$  در مدار مقایسه گر پیشین و تغییر در ساختار آن و همچنین کراس کوپل بک گیت های ترانزیستورهای  $M_7$  و  $M_8$  در شکل (۴) قابل مشاهده و بررسی می باشد.



شکل ۴: مدار پیشنهادی

مقادیر نتایج این مدار ها به صورت جدول (۱) نمایش داده شده است.

مدار می توانیم با استفاده از بک گیت های ترانزیستورها و تغییر اندازه به موقع کانال آن، سرعت مدار را افزایش و مصرف توان را کاهش دهیم.

عملکرد مدار در مقایسه گر های پیشین به صورت کامل گفته شده است بنابراین به توضیح در مورد تغییرات وارد شده و چگونگی عملکرد آن ها می پردازیم. ه ایی لازم به ذکر است، مدار شکل (۳) با تکنولوژی CMOS 180nm طراحی شده است.

در مدارهای مقایسه گر پیشین با استفاده مناسب از فیدبک مثبت سرعت عملیات را در مدار بالا برده بودند. حال ما می توانیم با استفاده مناسب از بک گیت ها این سرعت را باز هم افزایش دهیم بدین شکل که همزمان با کراس کوپل طراحی شده، بک گیت ها را نیز کراس کوپل کنیم و سرعت را بسیار بالا ببریم، زیرا با تغییر مقدار گیت، مقدار بک گیت نیز تغییر کرده و این تغییرات با هم باعث افزایش سرعت می گردد.

در ترانزیستورهای FINFET با اتصال بک گیت به ولتاژ  $VDD$  و یا  $GND$  مدار می توان قدرت عملکرد مدار را کاهش یا افزایش داد، بدین شکل که اندازه کانال ترانزیستور می تواند کنترل شود. با اتصال بک گیت ترانزیستورها از نوع  $Nmos$  به  $VDD$ ، ترانزیستور قوی تر می شود و بالعکس با اتصال بک گیت آن ها به  $GND$ ، ترانزیستور ضعیف می گردد. به همین صورت در ترانزیستورهای از نوع  $Pmos$  وقتی بک گیت آن ها به  $GND$  متصل شود آن ترانزیستور در قوی ترین حالت خود عمل می کند و در صورت اتصال بک گیت به  $VDD$ ، به ضعیف ترین حالت عملکرد خود می رسد. برای بهره گیری از بیشترین توان ترانزیستورها در مدار به جز دو ترانزیستور  $M_7$  و  $M_8$  تمامی بک گیت های ترانزیستورها از نوع  $Nmos$  را به  $VDD$  و بک گیت ترانزیستورهای از نوع  $Pmos$  را به  $GND$  متصل می کنیم تا در قوی ترین حالت کارکرد خود در مدار قرار گیرند.

بک گیت  $M_7$  را به گیت  $M_8$  و بک گیت  $M_8$  را به

346ps است.

برای اندازه گیری مقدار توان در نمودارهای مقایسه گر با استفاده از دستور measure. می توان توان مصرفی میانگین را در فاصله زمانی که نمودار ولتاژ از 10% مقدار خود به 90% مقدار خود می رسد را اندازه گیری نمود. برای مثال مقدار توان مصرفی در فاصله زمانی 4.07ns تا 4.25ns را با استفاده از نرم افزار شبیه سازی Hspice اندازه گیری می کنیم که این مقدار برابر با 13.1uw می باشد.

جدول ۲: مقایسه مقادیر مدارهای مقایسه گر پیشین و مدار مقایسه گر پیشنهادی

تأخیر (s)	توان مصرفی (w)	تکنولوژی
550p	329u	Cmos 180nm
50n	21.2u	Cmos 0.35um
0.95n	697u	Cmos 180nm
320p	65u	Cmos 65nm
-	150u	Cmos 180nm
386p	29.16u	Cmos 65nm
457p	23.58u	Cmos 65nm
819p	69.6u	Cmos 65nm
346p	13.1u	FIN FET 65nm New design


#### ۴- نتیجه گیری

این مقاله یک مدار مقایسه گر با طراحی جدید در تکنولوژی FINFET 65nm را با توان مصرفی بسیار پایین و تأخیر خیلی کم را با مدارهای مقایسه گر پیشین در تکنولوژی و CMOS 180nm و طراحی همان مدارها در تکنولوژی FINFET مقایسه کرده و مزیت های آن را بررسی و معرفی نموده است. مدار مقایسه گر پیشنهادی با توان 13.1uw و تأخیر 346ps، عملیات

جدول ۱: مقایسه مقادیر مدارهای مقایسه گر

تأخیر (s)	توان مصرفی (w)	تکنولوژی
550p	329u	CMOS 180 nm
448p	17.1u	FIN FET 65nm
346p	13.1u	FIN FET 65nm New design

مقادیر نمایش داده شده در ردیف دوم جدول (۱)، صرفاً با تغییر تکنولوژی CMOS به تکنولوژی FINFET و بدون تغییر در ساختار مدار و استفاده از گیت های پستی ترانزیستورها می باشد که می توان تفاوت استفاده از آنها را در ساختار مدار مقایسه نمود. همانطور که مشاهده می شود با توجه به جدول (۲) و مقایسه طراحی های مختلف، کاهش چشمگیر توان و تأخیر بدست آمده را می توان بررسی نمود. در شکل (۵) پاسخ مدار پیشنهادی نمایش داده شده است که می توان مقدار تأخیر آن را از زمانی که نمودار به ۱۰٪ ولتاژ تا ۹۰٪ می رسد را بررسی و اندازه گیری نمود و مقدار تأخیر را بدست آورد. توان محاسبه شده نیز در بازه ی زمانی است که نمودار از ۱۰٪ تا ۹۰٪ خود را طی کرده است.



شکل ۵: مقدار تأخیر

اختلاف ولتاژ بین ورودی ها  $V=5\text{mv}$  و  $V_{DD}=0.8\text{v}$  می باشد.

همان طور که مشاهده می شود، مقدار زمان تأخیر در نمودار تا 90% ولتاژ نهایی آن که 0.72v شده است را می توان با کرسر و تنظیم بر روی آن ولتاژ، زمان تأخیر را اندازه گیری نمود. در این نقطه مقدار تأخیر

II, Exp. Briefs, vol. 53, no. 12, pp. 1398–1402, Dec. 2006.

[9] B. Goll and H. Zimmermann, “A 65nm CMOS comparator with modified latch to achieve 7GHz/1.3mW at 1.2V and 700MHz/47 $\mu$ W at 0.6V,” in Proc. IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, pp. 328–329, Feb. 2009.

[10] S. U. Ay, “A sub-1 volt 10-bit supply boosted SAR ADC design in standard CMOS,” Int. J. Analog Integr. Circuits Signal Process, vol. 66, no. 2, pp. 213–221, Feb. 2011.

[11] B. Goll and H. Zimmermann, “A 0.12  $\mu$ m CMOS comparator requiring 0.5V at 600MHz and 1.5V at 6 GHz,” in Proc. IEEE Int. Solid-State Circuits Conf. Papers, pp. 316–317, Feb. 2007.

[12] B. J. Blalock, “Body-driving as a Low-Voltage Analog Design Technique for CMOS technology,” in Proc. IEEE Southwest Symp. Mixed Signal Design, pp. 113–118, Feb. 2000.

[13] A. Rabiei, A. Najafizadeh, and S. Morteza Ahmadi, “A new ultra low power, high speed dynamic comparator,” 2015 23rd Iranian Conference on Electrical Engineering, 2015.

[14] S. Babayan-Mashhadi and M. Sarvaghad-Moghaddam, “Analysis and design of dynamic comparators in ultra-low supply voltages,” 22nd Iranian Conference on Electrical Engineering (ICEE), 2014.

[15] J. Kim, B. S. Leibowitz, J. Ren, and C. J. Madden, “Simulation and analysis of random decision errors in clocked comparators,” IEEE Trans. Circuits Sys. I, Reg. Papers, vol. 56, no. 8, pp. 1844–1857, Aug. 2009.

[16] A. lahariya and A. Gupta, “Design of low power and high speed dynamic latch comparator using 180 nm technology,” signal processing, computing and control (ISPCC), 2015 international conference on Electrical Engineering, 2015

[17] Mohammad Tohidi, Jens K. Madsen, Martin J. R. Heck, Farshad Moradi, “Low-power comparator in 65-nm CMOS with reduced delay time,” IEEE. International Conference on Electronic, Circuit and Syst. (ICECS), pp. 736 – 739, 2016.

[18] Akanksha Singh, Aushi Marwah, Shyam Akashe, “Design of novel low power dynamic latch comparator using multi-Fintechonology,” International Conference on Communication Network (ICCN), pp. 107 – 110, 2015.

مقایسه را انجام می دهد. که توان مصرفی آن نسبت به مدار مقایسه گر پیشین در حدود 96% کاهش و تأخیر زمان مدار 37.1% کمتر شده است. با استفاده از تکنولوژی FINFET به جای تکنولوژی CMOS می توان در تمامی طراحی ها از جمله ADC ها سرعت مدار را افزایش و توان مصرفی آن را بسیار کاهش داد که برای کارهای بعدی در این زمینه پیشنهاد می شود.

## ۶- مراجع

- [1] B. Goll and H. Zimmermann, “A comparator with reduced delay time in 65nm CMOS for supply voltages down to 0.65,” *IEEE Trans. Circuits Syst. II, Exp. Briefs*, vol. 56, no. 11, pp. 810–814, Nov. 2009.
- [2] A. Mesgarani, M. N. Alam, F. Z. Nelson, and S. U. Ay, “Supply boosting technique for designing very low-voltage mixed-signal circuits in standard CMOS,” in *Proc. IEEE Int. Midwest Symp. Circuits Syst. Papers*, pp. 893–896, Aug. 2010.
- [3] B. J. Blalock, “Body-driving as a Low-Voltage Analog Design Technique for CMOS technology,” in *Proc. IEEE Southwest Symp. Mixed Signal Design*, pp. 113–118, Feb. 2000.
- [4] M. Maymandi-Nejad and M. Sachdev, “1-bit quantiser with rail to rail input range for sub-1V modulators,” *IEEE Electron. Lett.*, vol. 39, no. 12, pp. 894–895, Jan. 2003.
- [5] B. Wicht, T. Nirschl, and D. Schmitt-Landsiedel, “Yield and speed optimization of a latch-type voltage sense amplifier,” *IEEE J. Solid-State Circuits*, vol. 39, no. 7, pp. 1148–1158, Jul. 2004.
- [6] D. Shinkel, E. Mensink, E. Klumperink, E. van Tuijl, and B. Nauta, “A double-tail latch-type voltage sense amplifier with 18ps Setup Hold time,” in Proc. IEEE Int. Solid-State Circuits Conf., Dig. Tech. Papers, pp. 314–315, Feb. 2007.
- [7] S. Babayan-Mashhadi and R. Lotfi, “Analysis and design of a low-voltage low-power Double tail comparator,” *IEEE. Transaction on Very Large Scale Integration (VLSI) system*, vol. 22, no. 2, pp. 343–352, Feb. 2014.
- [8] A. Nikoozadeh and B. Murmann, “An analysis of latched comparator offset due to load capacitor,” *IEEE Trans. Circuits Sys.*

